הכפכף SR הוא התקן זיכרון ביציב של 1-bit בעל שתי כניסות, כלומר SET ו-RESET. כניסת SET 'S' מגדירה את ההתקן או מפיקה את פלט 1, וכניסת RESET 'R' מאפסת את ההתקן או מפיקה את הפלט 0. כניסות ה-SET וה-RESET מסומנות כ ס ו ר , בהתאמה.

הכפכף SR מייצג את הכפכף 'סט-איפוס'. כניסת האיפוס משמשת להחזרת הכפכף למצבו המקורי מהמצב הנוכחי עם פלט 'Q'. פלט זה תלוי בתנאי ההגדרה והאיפוס, שהם ברמה הלוגית '0' או '1'.

הכפכף NAND SR SR הוא כפכף בסיסי המספק משוב משתי היציאות שלו בחזרה לכניסה הנגדית שלו. מעגל זה משמש לאחסון סיבית הנתונים הבודדת במעגל הזיכרון. אז, לכפכפי SR יש בסך הכל שלוש כניסות, כלומר, 'S' ו-'R', ופלט נוכחי 'Q'. פלט זה 'Q' קשור להיסטוריה או למצב הנוכחיים. המונח 'כפכף' מתייחס לפעולה בפועל של המכשיר, שכן ניתן 'להעיף' אותו למצב סט לוגי או 'להחזיר אותו' למצב איפוס לוגי מנוגד.

הכפכף של NAND Gate SR

אנו יכולים ליישם את הכפכף לאיפוס ההגדרה על ידי חיבור שני שערי NAND בעלי 2 כניסות צולבות יחד. במעגל הכפכף SR, מכל פלט לאחת מכניסות שער ה-NAND האחרות, מחובר משוב. אז, למכשיר יש שתי כניסות, כלומר, הגדר 'S' ואיפוס 'R' עם שתי יציאות Q ו-Q' בהתאמה. להלן דיאגרמת הבלוק ודיאגרמת המעגל של הכפכף S-R.

תרשים בלוקים:

תרשים מעגל:

מדינת הסט

בתרשים שלמעלה, כאשר הקלט R מוגדר ל-false או 0 והכניסה S מוגדרת ל-true או 1, לשער NAND Y יש קלט 0, אשר יפיק את הפלט Q' 1. הערך של Q' הוא דהה לשער ה-NAND 'X' כקלט 'A', וכעת שתי הכניסות של שער ה-NAND 'X' הן 1(S=A=1), מה שיפיק את הפלט 'Q' 0.

כעת, אם הקלט R משתנה ל-1 כאשר 'S' נשאר 1, הכניסות של שער NAND 'Y' הן R=1 ו-B=0. כאן, אחת הכניסות היא גם 0, אז הפלט של Q' הוא 1. אז, מעגל הכפכף מוגדר או ננעל עם Q=0 ו-Q'=1.

אפס מצב

הפלט Q' הוא 0, ופלט Q הוא 1 במצב היציב השני. הוא נתון על ידי R =1 ו-S = 0. אחת הכניסות של שער NAND 'X' היא 0, והיציאה Q שלו היא 1. מוצא Q דהה לשער NAND Y ככניסה B. לכן, שתי הכניסות ל שער NAND ו מוגדרים ל-1, לכן, Q' = 0.

כעת, אם הקלט S משתנה ל-0 כאשר 'R' נשאר 1, הפלט Q' יהיה 0 ואין שינוי במצב. אז, מצב האיפוס של מעגל הכפכף ננעל, ופעולות ההגדרה/איפוס מוגדרות בטבלת האמת הבאה:

מטבלת האמת לעיל, אנו יכולים לראות שכאשר כניסות 'S' ואיפוס 'R' מוגדרות ל-1, היציאות Q ו-Q' יהיו 1 או 0. יציאות אלו תלויות במצב הקלט S או R לפני תנאי הקלט קיים. לכן, כאשר התשומות הן 1, המצבים של הפלטים נשארים ללא שינוי.

המצב שבו שני מצבי הקלט מוגדרים ל-0 מטופל כבלתי חוקי ויש להימנע ממנו.